LAPORAN AKHIR 2 M2

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir 2
Modul 2

1. Jurnal[Kembali]

                                                     Gambar 1. Jurnal Percobaan 2 Modul 2

2. Alat dan Bahan[Kembali]

1. Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2. Bahan 

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112

b. IC 7404

Gambar 5. IC 7404

c. IC 7432

Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC

c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED

Gambar 9. Logic Probe

3. Rangkaian[Kembali]

Gambar 10. Rangkaian Proteus Percobaan 2 Modul 2

4. Prinsip Kerja[Kembali]

Pada rangkaian kali ini kita menggunakan Modul d'Lorenzo dimana kondisinya yaitu :

• Input B0 kita sambungkan ke input R pada J-K Flip Flop
• Input B1 kita sambungkan ke input S pada J-K Flip Flop
• Input B2 kita sambungkan ke input CLK pada J-K Flip Flop
• Kaki J dan K kita sambungkan ke VCC

lalu kita hubungkan VCC dan ground agar rangkaian agar ada power yang menjalankan rangkaian.

• Pada rangkaian kali ini, kita akan membuat T Flip Flop dimana T Flip Flop adalah rangkaian J-K Flip Flop dimana input J dan K nya bernilai sama yaitu 1 sehingga dikatakan T aktif.
• Pada rangkaian terdapat switch, vcc, J-K flipflop, dan juga logicprobe.
• Pertama kita lihat kaki S dan R pada J-K Flipflop karena kaki S dan R adalah prioritas. Pada gambar terlihat bahwa pada input S dan K bernilai 1 sedangkan syarat kaki S dan R akan dikatakan aktif apabila inputannya bernilai 0 karena kaki S dan R bersifat active low, maka karena S dan R bernilai 1 maka dapat diabaikan dan kita fokuskan kepada kaki J, K, dan CLK
• Disini T aktif karena nilai J dan K bernilai 1. Keadaan toggle sendiri adalah keadaan dimana nilai outputnya akan selalu berubah ubah ketika kita berikan trigger pada clock. Disini kaki clock sendiri bersifat active low sehingga jika ingin membuat CLK aktif, maka kita akan memberikan trigger falltime pada kaki input CLK
• Setiap input CLK kita trigger dengan falltime, maka output dari rangkaian akan berubah berlawanan dengan keadaan sebelumnya.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

Gambar 11. Scan Laporan Akhir Percobaan 2 Modul 2

7. Download[Kembali]

Download scan Laporan Akhir klik disini

Download Simulasi Rangkaian klik disini

Download Video klik disini

Download Datasheet XOR 4030 klik disini

Download Datasheet NOT klik disini

Download Datasheet OR 4071 klik disini

Download Datasheet AND 4073 klik disini

Download Datasheet LED klik disini

Download Datasheet Resistor klik disini

Download Datasheet Switch klik disini

[menuju awal]